Pat
J-GLOBAL ID：200903000941775085
半導体装置およびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1994154677
Publication number (International publication number)：1996023092
Application date： Jul. 06, 1994
Publication date： Jan. 23, 1996
Summary：
【要約】【目的】 占有面積を小さくすることができるように改良された、トレンチ構造の縦型MOSトランジスタを提供すること。【構成】 半導体基板1中に形成されたトレンチ31の内壁面にゲート絶縁膜32が設けられる。トレンチ31内のゲート電極34が埋込まれる。ゲート電極34は半導体基板1の表面よりも上に突出している。半導体基板1の表面領域を被覆せず、ゲート電極34の突出部分のみを絶縁膜35が被覆している。当該装置は、第1導電型の第1の不純物拡散層21と第1の電極41と第2の電極42と第1導電型の第3の不純物拡散層11と第2導電型の第2の不純物拡散層20とを備える。当該装置は、上記トレンチ31の側面をチャネルとして動作させるものである
Claim (excerpt)：
半導体基板と、前記半導体基板の表面に設けられたトレンチと、前記トレンチの内壁面を被覆するゲート絶縁膜と、前記トレンチ内に埋込まれ、かつ前記半導体基板の表面よりも上に突出するゲート電極と、を備え、前記ゲート電極の突出部分の幅は、前記ゲート電極の、前記トレンチ内に埋込まれた部分の幅と等しくまたはそれ以下にされており、当該装置は、さらに、前記ゲート電極の前記突出部分のみを被覆するように設けられた絶縁膜とを備え、前記トレンチの側面をチャネルとして動作させる半導体装置。
Patent cited by the Patent：
Cited by examiner (7)
Show all
Return to Previous Page
