Pat
J-GLOBAL ID：200903000983274540
同期信号検出回路
Inventor：
Applicant, Patent owner：
Agent (1)：
京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996106858
Publication number (International publication number)：1997294118
Application date： Apr. 26, 1996
Publication date： Nov. 11, 1997
Summary：
【要約】【課題】受信データにビットエラーが発生しても、同期信号領域以外の領域において同期信号パターンの判定をしないようにする。【解決手段】ビット比較部2は、シリアルに入力する受信データD1と、同期信号パターン生成部1が生成した同期信号パターンD2とをビット毎に比較して比較結果D3を出力する。不一致ビット数カウント部3は、ビット比較により不一致となったビット数を同期信号パターン単位で計数する。不一致ビット数比較部4は、ビット数記憶部5に記憶されている以前の不一致ビット数kを読出し、新たに入力した不一致ビット数mと比較し、新たな不一致ビット数mの方が小さいときに制御パルスP1を出力すると共に、ビット数記憶部5の記憶値kを新たな不一致ビット数mで更新する。同期タイミング信号生成部6は、制御パルスP1に応じて立上り位置を変化させて同期タイミング信号P2を生成する。
Claim (excerpt)：
受信ディジタルデータのフレーム毎に挿入された同期信号を検出して同期タイミング信号を出力する同期信号検出回路において、前記同期信号を示す所定の同期信号パターンを出力する同期信号パターン生成手段と、前記受信ディジタルデータと前記同期信号パターンとをビット毎に比較して同期信号パターン単位で不一致ビット数を計数するビット数計数手段と、以前に入力した前記不一致ビット数と新たに入力した不一致ビット数とを比較して制御パルスを出力する不一致ビット数比較手段と、前記制御パルスに応じて同期制御を行って前記同期タイミング信号を出力する同期タイミング信号生成手段とを備えることを特徴とする同期信号検出回路。
IPC (2)：
FI (2)：
H04L 7/08 A
, H04B 7/26 103 C
