Pat

J-GLOBAL ID：200903001000275648

半導体記憶装置の容量素子の製造方法

Inventor： 谷川 高穂
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995103748
Publication number (International publication number)：1996298312
Application date： Apr. 27, 1995
Publication date： Nov. 12, 1996
Summary：

【要約】【目的】容量値のばらつきが少なく,セルサイズの微細化に適した簡単なDRAMの容量素子の製造方法を提供する。【構成】ノード・コンタクト孔109Aを形成した後、SiH4 ガスを用いた第1のLPCVD法により、ノード・コンタクト孔109Aを充填するノンドープド多結晶シリコン膜を形成し、この膜をN型多結晶シリコン膜113Aに変換する。Si2 H6 ガスとPH3 ガスとを原料ガスにしてN型ドープド非晶質シリコン膜115Aを形成し、これらのシリコン膜をパターニングし、超高真空での加熱処理によりN型ドープド非晶質シリコン膜115Aを凹凸な表面を有するN型多結晶シリコン膜116Aに変換する。

Claim (excerpt)：

P型シリコン基板の表面の素子分離領域にフィールド絶縁膜を形成し、該P型シリコン基板の表面の素子形成領域にゲート絶縁膜を形成し、該P型シリコン基板の表面上にワード線を兼るゲート電極を形成し、該ゲート電極およびフィールド絶縁膜に自己整合的に該P型シリコン基板の表面にソース・ドレイン領域となるN型拡散層を形成し、全面に層間絶縁膜を形成し、該ソース・ドレイン領域の一方の該N型拡散層に達するノード・コンタクト孔を該層間絶縁膜を形成に形成する工程と、モノシラン(SiH4 )ガスを用いた第1の減圧気相成長法により、前記ノード・コンタクト孔を充填し,前記層間絶縁膜の表面を覆うノンドープド多結晶シリコン膜を形成する工程と、前記ノンドープド多結晶シリコン膜にN型不純物を導入して、該ノンドープド多結晶シリコン膜を第1のN型多結晶シリコン膜に変換する工程と、ジシラン(Si2 H6 )ガスおよびフォスフィン(PH3 )ガスを用いた第2の減圧気相成長法により、前記第1のN型多結晶シリコン膜の表面を覆うN型ドープド非晶質シリコン膜を形成する工程と、前記N型ドープド非晶質シリコン膜並びに前記第1のN型多結晶シリコン膜を所要の形状にパターニングする工程と、前記N型ドープド非晶質シリコン膜並びに第1のN型多結晶シリコン膜の表面の自然酸化膜を除去する工程と、真空中での加熱処理により前記N型ドープド非晶質シリコン膜の表面から結晶化を起させて、該N型ドープド非晶質シリコン膜を、表面に凹凸を有する第2のN型多結晶シリコン膜に変換する工程と、容量絶縁膜を形成し、セル・プレート電極を形成する工程とを有することを特徴とする半導体記憶装置の容量素子の製造方法。

IPC (4)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (3)：

H01L 27/10 621 Z ,  H01L 27/04 C ,  H01L 27/10 621 B