Pat
J-GLOBAL ID：200903001017902832
MOS型電界効果トランジスタ及びその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
菅野 中
Gazette classification：公開公報
Application number (International application number)：1991243359
Publication number (International publication number)：1993082777
Application date： Sep. 24, 1991
Publication date： Apr. 02, 1993
Summary：
【要約】【目的】 ボロン突き抜けが生じないで、かつデバイスの電気特性がシリコン酸化膜をゲート絶縁膜とした場合と同じである表面チャネル型p+ ポリシリコンゲートPMOS型電界効果トランジスタを実現する。【構成】 ゲート絶縁膜がシリコン窒化膜5とシリコン酸化膜4との2層構造で、かつシリコン窒化膜5がゲート電極側に位置する。
Claim (excerpt)：
2層構造のゲート絶縁膜を有するMOS型電界効果トランジスタであって、2層構造のゲート絶縁膜は、上下に積層されたシリコン窒化膜とシリコン酸化膜であり、シリコン窒化膜は、ゲート電極側に位置するものであることを特徴とするMOS型電界効果トランジスタ。
Patent cited by the Patent：
Cited by examiner (7)
Show all
Return to Previous Page
