薄膜抵抗体の成膜方法及び装置

Inventor： , , , , , ,
Applicant, Patent owner：
Agent (1)：八木田茂 (外4名)
Gazette classification：公開公報
Application number (International application number)：1992244845
Publication number (International publication number)：1994093443
Application date： Sep. 14, 1992
Publication date： Apr. 05, 1994
Summary：

【要約】【目的】OA機器やビデオプリンタ等の出力素子として用いられ得る薄膜抵抗体の抵抗値の抵抗値のバラツキを改善できる成膜方法及び装置を提供すること。【構成】本方法は、カソード14上のターゲット17と絶縁体基板18との間の空間に0V以上 120V未満のプラスのバイアス電圧を印加しながら成膜を行うことを特徴とする。また本装置は、カソード14上のターゲット17と連続して移動していく絶縁体基板18との間にバイアス印加用の電極22を設け、プラズマ電位に近いプラスの電圧を印加するように構成したことを特徴とする。

Claim (excerpt)：

真空槽内でアルミナ等の絶縁体基板上に TaSiO2 や CrSiO2 等の薄膜抵抗体をスパッタリング法を用いて連続的に成膜する薄膜抵抗体の成膜方法において、カソード上のターゲットと絶縁体基板との間の空間に0V以上 120V未満のプラスのDCバイアス電圧を印加しながら成膜を行うことを特徴とする薄膜抵抗体の成膜方法。

IPC (4)：

C23C 14/44 , C23C 14/08 , H01C 7/00 , H01C 17/12

Patent cited by the Patent：

Cited by examiner (12)

特公昭58-035591
特公昭58-035591
特開昭60-138069

Show all

Return to Previous Page