Pat

J-GLOBAL ID：200903001031544574

半導体基板の製造方法

Inventor： 松井 正樹 ,  山内 庄一
Applicant, Patent owner： 株式会社デンソー
Agent (1)： 佐藤 強
Gazette classification：公開公報
Application number (International application number)：1997260592
Publication number (International publication number)：1999103034
Application date： Sep. 25, 1997
Publication date： Apr. 13, 1999
Summary：

【要約】【課題】 簡単なプロセスで半導体層の下方に埋込領域を有する半導体基板を形成する。【解決手段】 支持用の単結晶シリコン基板に酸化膜を形成し(P1)、マスク部材をフォトレジストによりパターニングし(P2)、この上から不純物をイオン注入して(P3)埋込電極パターンを形成した後、フォトレジストを剥離する(P4)。半導体層用の単結晶シリコン基板に酸化膜を形成し(P5)、水素を高濃度でイオン注入して剥離用のイオン注入層を形成する(P6)。これら2枚の基板を親水化処理した上で貼り合わせ(P7)、剥離工程(P8)で熱処理を行なって剥離すると共に埋込電極パターンの単結晶化を図る。剥離面をCMPなどの研磨処理で平坦にして半導体基板を得る。

Claim (excerpt)：

素子形成用の半導体層(5)を支持用半導体基板(2)上に絶縁膜(4)を介して設けてなる半導体基板(1)の製造方法において、前記支持用半導体基板(2)に不純物を導入して埋込領域(3,19,21)として形成する埋込領域形成工程(P1〜P4)と、前記半導体層(5)を形成するための半導体層用基板(14)に剥離用のイオン注入層(17)をその半導体層(5)に対応した深さに形成するイオン注入層形成工程(P6)と、前記埋込領域(3)を形成した支持用半導体基板(2)と前記イオン注入層(17)を形成した前記半導体層用基板(14)を貼り合わせる貼り合せ工程(P7)と、前記貼り合せ工程(P7)において貼り合わせた支持用半導体基板(2)および半導体層用基板(14)を熱処理することにより前記イオン注入層(17)で剥離する剥離工程(P8)とを含んでなることを特徴とする半導体基板の製造方法。

IPC (3)：

H01L 27/12 ,  H01L 21/265 ,  H01L 21/762

FI (3)：

H01L 27/12 B ,  H01L 21/265 Q ,  H01L 21/76 D