Pat
J-GLOBAL ID:200903001035439260

半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (2): 宮井 暎夫 ,  伊藤 誠
Gazette classification:公開公報
Application number (International application number):2004139502
Publication number (International publication number):2005322767
Application date: May. 10, 2004
Publication date: Nov. 17, 2005
Summary:
【課題】 下側チップのサイズより大きいサイズの上側チップを重ねても、上側チップの接合性が十分であり、下側チップと配線基板上の端子を結ぶ金属細線が変形することがなく、成型時にボイドが発生しないようにする。【解決手段】 配線基板1と、配線基板上に実装された下側チップ3と、下側チップ上に取り付けられたスペーサ5aと、スペーサ上に実装された、下側チップより寸法が大きい上側チップ6とを備え、スペーサは、下側チップの周囲に延出して上側チップの周縁部に配置される部分を有する。スペーサが一つであり、上側チップのスペーサへの実装において、上側チップの中央部および周縁部にも接合する領域を確保することができる。このことにより、上側チップのボンディングパッドと配線基板上の端子を金属細線で接続する際に、上側チップの撓みがなく超音波の伝達をより安定させることができる。【選択図】 図1
Claim 1:
配線基板と、前記配線基板上に実装された下側チップと、前記下側チップ上に取り付けられたスペーサと、前記スペーサ上に実装された、前記下側チップより寸法が大きい上側チップとを備え、前記スペーサは、前記下側チップの周囲に延出して前記上側チップの周縁部に配置される部分を有することを特徴とする半導体装置。
IPC (3):
H01L25/065 ,  H01L25/07 ,  H01L25/18
FI (1):
H01L25/08 Z
Patent cited by the Patent:
Cited by applicant (1) Cited by examiner (2)
  • 特開昭63-128736
  • 特開昭63-128736

Return to Previous Page