Pat
J-GLOBAL ID:200903001080168413
半導体装置の製造方法および製造装置
Inventor:
Applicant, Patent owner:
Agent (3):
森 哲也
, 内藤 嘉昭
, 崔 秀▲てつ▼
Gazette classification:公開公報
Application number (International application number):2005085807
Publication number (International publication number):2006269748
Application date: Mar. 24, 2005
Publication date: Oct. 05, 2006
Summary:
【課題】下地の薄膜とは材料の異なる薄膜をCMP法で研磨する工程を含む半導体装置の製造方法において、この研磨工程より前の工程での不良を、ウエハプロセス内の早い段階で発見できるようにする。【解決手段】ロット内の全ウエハについて、CMP法による研磨工程の処理時間を計測し、前記処理時間の最大値と最小値との差を算出し、前記差の算出値とその設定値とを比較し、前記算出値が設定値より大きい場合には、このロット内に、前記研磨工程より前の工程が適正に行われなかった異常ウエハが存在すると判断する。【選択図】図3
Claim (excerpt):
ウエハ表面に形成された第1の薄膜の上に、第1の薄膜とは異なる材料からなる第2の薄膜を形成した後に、前記第2の薄膜をCMP法による研磨処理で除去する研磨工程を備え、前記研磨工程は、CMP法による研磨処理の終点検出を、ウエハの被研磨面からの反射光に基づいて行う半導体装置の製造方法において、
ロット内の全ウエハについて前記研磨工程の処理時間を計測し、前記処理時間の最大値と最小値との差を算出し、前記差の算出値とその設定値とを比較し、前記算出値が設定値より大きい場合には、このロット内に、前記研磨工程より前の工程が適正に行われなかった異常ウエハが存在すると判断することを特徴とする半導体装置の製造方法。
IPC (4):
H01L 21/304
, B24B 37/04
, H01L 21/320
, H01L 21/76
FI (4):
H01L21/304 622S
, B24B37/04 K
, H01L21/88 K
, H01L21/76 L
F-Term (28):
3C058AA07
, 3C058AC02
, 3C058BA01
, 3C058BA07
, 3C058BA14
, 3C058BB01
, 3C058BC02
, 3C058CB06
, 3C058DA12
, 3C058DA17
, 5F032AA34
, 5F032AA39
, 5F032AA44
, 5F032AA45
, 5F032AA77
, 5F032CA17
, 5F032DA02
, 5F032DA25
, 5F032DA33
, 5F032DA53
, 5F032DA78
, 5F033JJ19
, 5F033JJ33
, 5F033NN06
, 5F033NN07
, 5F033PP06
, 5F033PP15
, 5F033QQ48
Patent cited by the Patent:
Return to Previous Page