Pat
J-GLOBAL ID：200903001105580195
PLL回路
Inventor：
Applicant, Patent owner：
Agent (1)：
田澤 博昭 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992358754
Publication number (International publication number)：1994204864
Application date： Dec. 28, 1992
Publication date： Jul. 22, 1994
Summary：
【要約】【目的】 回路構成を複雑かつ大形化することなく、ロックアップタイムの高速化を図り、かつVCO出力信号のC/N比を改善すること。【構成】 チャージポンプ回路7の2コのトランジスタ71,72の各ベースバイアス抵抗73〜76にそれぞれ抵抗77,78またはコンデンサ81,82を接続し,各抵抗77,78またはコンデンサ81,82の接続,切離しをイネーブル信号に基づいて行うスイッチ手段79,80を設けたこと。
Claim (excerpt)：
制御電圧により出力周波数が制御される電圧制御発振器と、上記電圧制御発振器の出力信号を分周する可変分周器と、上記可変分周器の分周比を示すデータを与えイネーブル信号により上記分周比の設定を行う周波数設定器と、上記可変分周器の出力信号と基準信号とを位相比較する位相比較器と、第1のベースバイアス抵抗が接続された第1のトランジスタとこの第1のトランジスタと相補的に接続され第2のベースバイアス抵抗が接続された第2のトランジスタとから成り、上記位相比較器の出力信号により動作されるチャージポンプ回路と、上記チャージポンプ回路の出力信号が加えられ上記制御電圧を出力するローパスフィルタから成るループフィルタと、上記第1のベースバイアス抵抗に接続される第1の抵抗と上記第1の抵抗の接続,切離しを上記イネーブル信号に基づいて行う第1のスイッチ手段と、上記第2のベースバイアス抵抗に接続される第2の抵抗と、上記第2の抵抗の接続,切離しを上記イネーブル信号に基づいて行う第2のスイッチ手段とを備えたPLL回路。
IPC (2)：
FI (2)：
H03L 7/10 E
, H03L 7/18 Z
