Pat
J-GLOBAL ID：200903001112722744

半導体装置及びその検査方法

Inventor：
小林 淳司

About 小林 淳司


Applicant, Patent owner：
セイコーエプソン株式会社

About セイコーエプソン株式会社


Agent (3)： 森 哲也 ,  内藤 嘉昭 ,  坊野 康博
Gazette classification：公開公報
Application number (International application number)：2007265467
Publication number (International publication number)：2009092589
Application date： Oct. 11, 2007
Publication date： Apr. 30, 2009
Summary：
【課題】プローブ針を各々の電極に余裕をもって接触させることができるようにした半導体装置及びその検査方法を提供する。【解決手段】半導体チップ10内にソース電極群とゲート電極群とを備え、ソース電極群とゲート電極群とが同一の列内に配置され、ソース電極群に含まれる複数のソース電極3の配置間隔が、ゲート電極群に含まれる複数のゲート電極4の配置間隔よりも大きい半導体装置であって、ソース電極3は、第1ソース電極3aと第2ソース電極3bとを含んで構成され、第1ソース電極3aと第2ソース電極3bとを含む組み合わせによってその外形が平面視で略矩形を成し、第1ソース電極3aはソース電極群の列の方向に沿った中心線を挟んで平面視で上側よりも下側の方が列の方向に沿った幅が大きく、第2ソース電極3bは上記の中心線を挟んで平面視で下側よりも上側の方が列の方向に沿った幅が大きい。【選択図】図1
Claim 1：
半導体チップ内に第1電極群と第2電極群とを備え、前記第1電極群と前記第2電極群とが同一の列内に配置され、前記第1電極群に含まれる複数の第1電極の配置間隔が、前記第2電極群に含まれる複数の第2電極の配置間隔よりも大きい半導体装置であって、 前記第1電極は、電極aと当該電極aと隣り合う電極bとを含んで構成され、前記電極aと前記電極bとを含む組み合わせによってその外形が平面視で略矩形を成し、 前記電極aは前記第1電極群の前記列の方向に沿った中心線を挟んで平面視で一方の側よりも他方の側の方が前記列の方向に沿った幅が大きい形状を有し、前記電極bは前記中心線を挟んで平面視で他方の側よりも一方の側の方が前記列の方向に沿った幅が大きい形状を有する、ことを特徴とする半導体装置。
IPC (3)：
G01R 31/28 ,  H01L 21/66 ,  G01R 31/26
FI (4)：
G01R31/28 U ,  H01L21/66 B ,  H01L21/66 E ,  G01R31/26 J
F-Term (17)：
2G003AA07 ,  2G003AG04 ,  2G003AH07 ,  2G132AA00 ,  2G132AA12 ,  2G132AF02 ,  2G132AK01 ,  2G132AL11 ,  4M106AA01 ,  4M106AA02 ,  4M106AD01 ,  4M106AD09 ,  4M106AD23 ,  4M106AD24 ,  4M106BA01 ,  4M106CA01 ,  4M106DD13
Patent cited by the Patent：
Cited by applicant (1)

Return to Previous Page

TOP

BOTTOM