記憶素子及びそれを用いた記憶装置

Inventor： ,
Applicant, Patent owner：
Agent (1)：小川勝男 (外1名)
Gazette classification：公開公報
Application number (International application number)：2000035691
Publication number (International publication number)：2001222472
Application date： Feb. 08, 2000
Publication date： Aug. 17, 2001
Summary：

【要約】【課題】パケット形態で情報の授受を行なうコントローラと記憶素子間のインタフェースにおいて、記憶素子では、記憶素子に対する1回のアクセスで大量のデータを扱うため、制御系信号の誤りは、重大な障害になりうる。また、誤り訂正符号を単純に適用しても、1チップの障害を訂正するような救済方法を採ることができず、メモリアクセスの高速性の代償として、低信頼性を招いてしまうことになる。【解決手段】記憶制御機構から記憶素子群に対するアクセスに於いて、パケットを構成する各スロットを複数個の記憶素子に割付け、複数個の記憶素子で一つのアクセス処理を分担して処理する機構を設ける。また、システムの動作形態として性能や消費電力の最適化を図るため、信頼性の要求される当該分散動作モードと、従来の集中動作モードをダイナミックに切り替える機構を備える。

Claim (excerpt)：

メモリコントローラと複数の記憶素子とを有する記憶装置であって、前記複数の記憶装置は前記メモリコントローラからエラー検出・訂正用冗長ビットを含むデータを受け、少なくとも2種のマスク情報により、前記データを複数の前記記憶装置に対しエラー訂正可能なデータ長の単位に分散させて記憶せしめる機構と、各前記記憶素子から読み出されたデータから前記マスク情報により有意なデータを選択して前記メモリコントローラに送出するデータセレクタ機構とを備えたことを特徴とする記憶装置。

IPC (4)：

G06F 12/16 320 , G06F 12/06 515 , G06F 12/06 521 , G06F 13/16 510

FI (4)：

G06F 12/16 320 F , G06F 12/06 515 Q , G06F 12/06 521 B , G06F 13/16 510 Z

F-Term (8)：

5B018GA02 , 5B018HA14 , 5B018NA01 , 5B018NA10 , 5B060CA01 , 5B060CA03 , 5B060CA08 , 5B060CA11

Patent cited by the Patent：

Cited by examiner (5)

特開昭63-091766
特開昭55-142497
特開平4-299755

Show all

Return to Previous Page