Pat

J-GLOBAL ID：200903001147064421

信号処理装置

Inventor： 佐藤 直喜 ,  三田 誠一 ,  大内 康英 ,  高師 輝実 ,  渡部 善寿
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1994047076
Publication number (International publication number)：1995264004
Application date： Mar. 17, 1994
Publication date： Oct. 13, 1995
Summary：

【要約】【目的】 より低消費電力でより安価に動作速度の向上を実現することが可能な信号処理技術を提供する。【構成】 データ間隔Tdだけ順次位相のずれたN個のクロック(C1〜Cn)を発生するクロック発生手段CLKと、入力信号Xinを入力とし、N個のクロック(C1〜Cn)をそれぞれシフトクロック入力とするN個のM段シフトレジスタ手段(SR1〜SRn)と、M段シフトレジスタ手段のM個の出力を、N個のシフトクロックに対してデータ間隔Tdだけ順次遅れたクロックでラッチする(N-1)組N個のM段ラッチ手段(L1(1)〜Ln(n-1))と、同一クロック動作によるM段シフトレジスタ手段および(N-1)組N個のM段ラッチ手段の出力信号をそれぞれ入力とするN個の第1の信号処理手段(SP1〜SPn)とからなる信号処理装置である。

Claim (excerpt)：

データ間隔Tdの時系列離散信号を処理する信号処理装置であって、前記データ間隔Tdを1周期とするクロックCから、1/N(Nは2以上の整数)の繰返し周波数で、前記データ間隔Tdだけ順次位相のずれたN個のクロック(C1〜Cn)を発生するクロック発生手段CLKと、入力信号Xinを入力とし前記N個のクロック(C1〜Cn)をそれぞれシフトクロック入力とするN個のM(Mは正の整数)段シフトレジスタ手段(SR1〜SRn)と、前記M段シフトレジスタ手段(SR1〜SRn)のM個の出力を、前記N個のクロック(C1〜Cn)のうちM段シフトレジスタ手段(SR1〜SRn)のシフトに用いられる前記シフトクロックに対してデータ間隔Tdだけ順次遅れたクロックでラッチする(N-1)組N個のM段ラッチ手段(L1(1)〜Ln(n-1))と、前記N個のM段シフトレジスタ手段(SR1〜SRn)と(N-1)組N個のM段ラッチ手段(L1(1)〜Ln(n-1))の出力信号のうち、同一クロック動作による前記M段シフトレジスタ手段(SR1〜SRn)および前記(N-1)組N個のM段ラッチ手段(L1(1)〜Ln(n-1))の出力信号をそれぞれ入力とするN個の第1の信号処理手段(SP1〜SPn)とからなることを特徴とする信号処理装置。

IPC (2)：

H03H 17/02 ,  H03H 17/00

Patent cited by the Patent：

Cited by examiner (2)

• 特開平4-023609
  
• 磁気記録再生装置とその再生信号処理方法
  Gazette classification：公開公報   Application number：特願平4-117326   Applicant：株式会社日立製作所