Pat
J-GLOBAL ID：200903001161835660

データ処理装置

Inventor：
大田 秀信

About 大田 秀信

, 
中田 達己

About 中田 達己


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 真田 有
Gazette classification：公開公報
Application number (International application number)：1994197125
Publication number (International publication number)：1996063365
Application date： Aug. 23, 1994
Publication date： Mar. 08, 1996
Summary：
【要約】【目的】 本発明は、多重化した処理部(CPU)に同一動作を行なわせ各処理部からの出力を比較して同一動作を行なっていることを確認しながら処理を実行するデータ処理装置に関し、内蔵RAMの障害を検出した場合には出力比較チェックによるシステム停止を抑止しながらその障害を修復できるようにして、システムの信頼性および可用性の向上をはかることを目的とする。【構成】 各処理部1の内蔵RAM1aについてエラーが発生したことを検出する内蔵RAMエラー検出部4と、この内蔵RAMエラー検出部4により少なくとも一つの処理部1での内蔵RAMエラーの発生を検出した場合にその内蔵RAMエラーの発生に起因する比較結果が比較手段2から出力されるのを抑止する抑止部5とをそなえて構成する。
Claim (excerpt)：
複数の処理部を多重化してそなえるとともに、各処理部からの出力を比較する比較部と、前記の各処理部に同一動作を行なわせ、該比較部による比較結果に基づき前記の各処理部が同一動作を行なっていることを確認しながら処理を実行する一方、該比較部による比較結果に基づき前記の各処理部からの出力不一致を確認した場合に処理を停止する制御部とをそなえてなるデータ処理装置において、前記の各処理部の内蔵RAMでエラーが発生したことを検出する内蔵RAMエラー検出部と、該内蔵RAMエラー検出部により少なくとも一つの処理部で内蔵RAMエラーが発生したことを検出した場合に、当該内蔵RAMエラーの発生に起因して該比較部が出力した比較結果を抑止する抑止部とをそなえたことを特徴とする、データ処理装置。
IPC (2)：
G06F 11/18 310 ,  G06F 15/16 470
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM