Pat

J-GLOBAL ID：200903001245813211

半導体装置の製造方法

Inventor： 伊藤 昭男 ,  堀江 博 ,  今井 雅彦 ,  三本杉 安弘
Applicant, Patent owner： 富士通株式会社
Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：1996135454
Publication number (International publication number)：1997051034
Application date： May. 29, 1996
Publication date： Feb. 18, 1997
Summary：

【要約】【課題】 基板中に埋め込まれた絶縁層よりなる素子分離構造を備えた半導体基板構造の表面を平坦化する。【解決手段】 基板上に、基板表面に形成された溝を埋めるようにSiO2 よりなる絶縁層を堆積する工程と、前記絶縁層上にポリシリコン層を堆積する工程と、前記ポリシリコン層を、前記絶縁層表面から、前記絶縁層上に前記溝に対応して形成された凹部を覆う部分を除き、除去する工程と、前記絶縁層を、前記SiO2 に対して強い選択性を有する研磨剤により、前記基板表面が露出し、同時に前記凹部を覆うポリシリコン層の作用により停止するまで研磨し、除去する。

Claim (excerpt)：

半導体基板上に、研磨ストッパ層を形成した後、溝を形成する工程と;前記半導体基板上に、前記溝を埋めるように、絶縁層を形成する工程と;前記絶縁層表面上にSi膜を堆積する工程と;前記Si膜を、前記絶縁層表面のうち、前記溝に対応して形成された凹部を覆う部分を除いて、研磨により除去する工程と;前記絶縁層を、前記絶縁層を構成する材料をSiに対するよりも大きな研磨速度で選択的に研磨する研磨剤により、前記研磨ストッパ層が露出するまで、化学機械研磨する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (5)：

H01L 21/76 ,  H01L 21/304 321 ,  H01L 21/304 ,  H01L 21/306 ,  H01L 21/3205

FI (5)：

H01L 21/76 L ,  H01L 21/304 321 M ,  H01L 21/304 321 P ,  H01L 21/306 M ,  H01L 21/88 K