Pat

J-GLOBAL ID：200903001276123191

半導体記憶装置

Inventor： 宮内 秀敏 ,  中村 正行 ,  梶谷 一彦
Applicant, Patent owner： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
Agent (1)： 徳若 光政
Gazette classification：公開公報
Application number (International application number)：1997173071
Publication number (International publication number)：1999008363
Application date： Jun. 13, 1997
Publication date： Jan. 12, 1999
Summary：

【要約】【課題】 そのデバイス構造を複雑化することなく、少数キャリアによるメモリセルの保持データの破壊を防止する。また、その低コスト性を損なうことなく、BSG方式を採るダイナミック型RAM等の信頼性を高める。【解決手段】 BSG(ブーステッド・センス・グラウンド)方式を採り、かつ第1のP型ウェル領域PWEL1に形成されそのソース又はドレインが所定の外部端子に結合されるNチャンネル型の静電保護MOSFETNSと、第2のP型ウェル領域PWEL2に形成されるNチャンネル型のアドレス選択MOSFETQaを含むメモリセルとを具備するダイナミック型RAM等において、上記P型ウェル領域PWEL1及びPWEL2を、形成基体となる半導体基板をN型半導体基板NSUBとし、又は形成基体となるP型半導体基板にN型エピタキシャル層を形成し、あるいは形成基体となるP型半導体基板にN型の不純物打ち込み層を形成することによって得られるN型半導体層に形成する。

Claim (excerpt)：

第1のP型ウェル領域に形成されかつ所定の外部端子に結合されるN型半導体領域を含む入力回路と、第2のP型ウェル領域に形成されたNチャンネル型のアドレス選択MOSFETを含むメモリセルとを具備し、上記第1及び第2のP型ウェル領域が所定のN型半導体層に形成されることを特徴とする半導体記憶装置。

IPC (3)：

H01L 27/108 ,  H01L 21/8242 ,  G11C 11/409

FI (2)：

H01L 27/10 681 F ,  G11C 11/34 353 E