Pat
J-GLOBAL ID：200903001279023520
複数のフィードバック入力ラッチを持つPLA回路
Inventor：
,
Applicant, Patent owner：
Agent (1)：
横沢 志郎
Gazette classification：公開公報
Application number (International application number)：1992091862
Publication number (International publication number)：1993268071
Application date： Mar. 17, 1992
Publication date： Oct. 15, 1993
Summary：
【要約】【目的】 入力ビット数の少ないPLAを使用して、単純なステートマシンの構成では入力ビット数の制限から実現できない複雑なステートマシンを実現すること。【構成】 PLAステートマシンにおいて、第1のフィードバック経路は、PLAオア平面23の出力側からPLA出力増幅回路20からラッチ回路18を介してマルチプレクサ回路17の入力側に向かう経路である。これに対して第2のフィードバック経路は、PLAオア平面23の出力側からPLA出力増幅回路20および、4個のLIFO記憶装置を含むLIFO記憶回路30を経てマルチプレクサ回路17の入力側に至る経路である。マルチプレクサ回路17の出力側は、PLA入力駆動回路19を介して、PLAアンド平面21に結合している。
Claim 1：
ステートマシンを構成するPLA回路において、PLAオア平面からのフィードバック出力を直接にPLAアンド平面の側に向けて供給するための第1のフィードバック経路と、前記PLAオア平面からのフィードバック出力を、当該フィードバック出力を一時記憶可能な一時記憶手段を介して前記PLAアンド平面の側に向けて供給するための第2のフィードバック経路と、前記第1のフィードバック経路および前記第2のフィードバック経路を選択的に前記PLAアンド平面の入力側に接続するフィードバック経路切り換え手段とを有することを特徴とするPLA回路。
IPC (2)：
H03K 19/177
, H03K 19/173 101
