Pat

J-GLOBAL ID：200903001280586937

ダイナミック・ランダム・アクセス・メモリの蓄積ノ-ドの緩和されたレイアウト

Inventor： 吉田 博幸 ,  永田 寿幸
Applicant, Patent owner： テキサス インスツルメンツ インコーポレイテツド
Agent (1)： 浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：1999180720
Publication number (International publication number)：2000031426
Application date： Jun. 25, 1999
Publication date： Jan. 28, 2000
Summary：

【要約】【課題】 過密なレイアウトでないメモリ・セル構造。【解決手段】 メモリ・セル構造(10)であって、 複数のビット線(12)と、それに交差するワード線(14)とを含む。ビット線コンタクト(16)は、関連するビット線(12)に均等に離れて配置される。複数の蓄積ノード(20)及び関連するノード・コンタクト(18)が提供される。蓄積ノード(20)及び蓄積ノード・コンタクト(18)は、関連するビット線(12)に沿って均等に離れて配置される。蓄積ノード(20)と蓄積ノード・コンタクト(18)は、隣接するビット線(12)に沿って配置される蓄積ノード(20)と蓄積ノード・コンタクト(18)に関してずらされる。

Claim (excerpt)：

メモリ・セル構造であって、複数のビット線と、関連するビット線に、均等に離れて配置される複数のビット線コンタクトと、関連するビット線に沿って均等に離れて配置される複数の蓄積ノード・コンタクト、及び関連するビット線に沿って均等に離れて配置される複数の蓄積ノードを含み、関連するビット線に沿った蓄積ノードと蓄積ノード・コンタクトは、隣接する関連ビット線に沿った蓄積ノードと蓄積ノード・コンタクトに関してシフトされるメモリ・セル構造。

IPC (2)：

H01L 27/108 ,  H01L 21/8242

FI (2)：

H01L 27/10 621 Z ,  H01L 27/10 681 B