Pat

J-GLOBAL ID：200903001284681160

DRAMセルのキャパシタおよびその製造方法

Inventor： サ キュン ラ- ,  ドン ウォン キム
Applicant, Patent owner： ゴールド スター エレクトロン カンパニー リミテッド
Agent (1)： 中村 純之助 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992240406
Publication number (International publication number)：1994188381
Application date： Sep. 09, 1992
Publication date： Jul. 08, 1994
Summary：

【要約】【構成】多数個の孔(31)と多数の凹凸を有する下部電極(32)と、下部電極(32)の表面に形成した誘電体層(33)と、誘電体層(33)の表面に形成した上部電極(34)とからなるDRAMセルのキャパシタ。【効果】下部電極に多数の孔および凹凸を形成したので、キャパシタの電極の面積が増大し、キャパシタの容量を大幅に増大することができ、また、段差被覆性も良好であり、高集積メモリの情報蓄積用キャパシタを提供できる。

Claim (excerpt)：

多数個の孔を有する下部電極と、上記下部電極の表面に形成した誘電体層と、上記誘電体層の表面に形成した上部電極とからなることを特徴とするDRAMセルのキャパシタ。

IPC (2)：

H01L 27/108 ,  H01L 27/04

Patent cited by the Patent：

Cited by examiner (1)

• 特開平4-207066