Pat

J-GLOBAL ID：200903001311498187

半導体素子の製造方法

Inventor： 家永 照彦 ,  谷口 裕幸 ,  田口 幹朗
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 芝野 正雅
Gazette classification：公開公報
Application number (International application number)：1999179940
Publication number (International publication number)：2001007369
Application date： Jun. 25, 1999
Publication date： Jan. 12, 2001
Summary：

【要約】【目的】 基板の表面に形成する凹凸構造の均一性を向上させることにより、半導体素子の素子特性を向上させる。【構成】 結晶系半導体からなる基板1の表面にブロッキング層2を形成し、次いでエッチング処理を施すことにより前記基板1の表面に凹凸構造を形成する工程を備えることを特徴とする。

Claim (excerpt)：

結晶系半導体からなる基板の表面にブロッキング層を形成し、次いでエッチング処理を施すことにより前記基板の表面に凹凸構造を形成する工程を備えることを特徴とする半導体素子の製造方法。

IPC (2)：

H01L 31/04 ,  H01L 31/02

FI (2)：

H01L 31/04 A ,  H01L 31/02 A

F-Term (13)：

5F051AA02 ,  5F051AA03 ,  5F051BA14 ,  5F051CB21 ,  5F051CB30 ,  5F051FA09 ,  5F051HA07 ,  5F088AB03 ,  5F088BA18 ,  5F088CB14 ,  5F088CB20 ,  5F088DA17 ,  5F088HA20

Patent cited by the Patent：

Cited by examiner (1)

• 特表平7-504785