Pat

J-GLOBAL ID：200903001365143660

半導体装置の製造方法

Inventor： 高尾 幸弘
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 岡田 敬
Gazette classification：公開公報
Application number (International application number)：1994063376
Publication number (International publication number)：1995273010
Application date： Mar. 31, 1994
Publication date： Oct. 20, 1995
Summary：

【要約】【目的】半導体装置の製造方法に関し、更に詳しく言えば、微細化が進んだレジストパターンの形成方法の改善に関する。【構成】基体10上にポリシリコン層11,タングステンシリサイド層12を順次形成したのちに、屈折率の高い干渉緩和膜13を形成し、酸化膜14を形成する工程と、前記酸化膜14上にレジスト膜15を形成したのちに露光、現像してパターニングし、レジストパターン15Aを形成する工程とを有すること。

Claim (excerpt)：

基体(10)上にポリシリコン層(11),タングステンシリサイド層(12)を順次形成したのちに、屈折率の大きい干渉緩和膜(13)を形成し、酸化膜(14)を形成する工程と、前記酸化膜(14)上にレジスト膜(15)を形成したのちに露光・現像してパターニングし、レジストパターン(15A)を形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/027 ,  G03F 7/11 503