Pat

J-GLOBAL ID：200903001376627715

半導体装置の製造方法

Inventor： 小田 宗隆 ,  志田 吉克 ,  川口 淳一
Applicant, Patent owner： 川崎製鉄株式会社
Agent (1)： 森 哲也 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993012604
Publication number (International publication number)：1994224380
Application date： Jan. 28, 1993
Publication date： Aug. 12, 1994
Summary：

【要約】【目的】工程数を増加することなく、ゲート酸化膜とゲート電極との界面が空乏化することを防止し、トランジスタのトランスコンダクタンスが大きな表面チャネル型のnMOSFET及びpMOSFETを同一基板上に備えた半導体装置の製造方法を提供する。【構成】ゲート電極形成材料となるシリコン膜3を、Si2 H6 を用い580°C以下の雰囲気で形成した後、n型素子形成領域にn型不純物を、p型素子形成領域にp型不純物をイオン注入する。

Claim (excerpt)：

同一基板上に、金属・酸化物・半導体構造を有するn型のトランジスタと、金属・酸化物・半導体構造を有するp型のトランジスタを形成する半導体装置の製造方法において、半導体基板の素子形成領域上に形成したゲート酸化膜の全面に、Si2 H6 を用い580°C以下の雰囲気でシリコン膜を形成する第1工程と、前記シリコン膜にパターニングを行い、ゲート電極を形成する第2工程と、前記ゲート電極形成後、n型素子を形成する領域にn型不純物を、p型素子を形成する領域にp型不純物を導入する第3工程と、前記不純物を活性化する第4工程と、を含むことを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 27/092 ,  H01L 21/28 301 ,  H01L 29/784

FI (2)：

H01L 27/08 321 D ,  H01L 29/78 301 G