Pat

J-GLOBAL ID：200903001381555668

フレーム同期装置

Inventor： 谷口 憲司 ,  田仲 正敏 ,  水口 昇 ,  内村 潔
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991261717
Publication number (International publication number)：1993153425
Application date： Oct. 09, 1991
Publication date： Jun. 18, 1993
Summary：

【要約】【目的】 1125/60高細度テレビジョンスタジオ規格に従って伝送されてくるHDTVディジタル信号のビットずれ値を検出し、1フレーム以内にビットずれを補正しフレーム同期回復を実現することを目的とする。【構成】 パラレルデータのフレーム同期検出を1チャネル同期検出回路3、4で1チャンネル毎に行う。1チャネル同期検出の有無と出力タイミングから、ビットずれの発生の有無をビットずれ検出回路5で判定してビットずれ計算回路6、7でビットずれ値を計算する。ビットずれ値計算回路とビットシフト判定回路の出力結果から、ビットシフト発生回路8でビットシフトを1フレーム以内にずれ数だけ発生させ、シリアル/パラレル変換装置2で変換のタイミングを変化させビットずれを補正し、1フレーム以内にフレーム同期を回復する。

Claim (excerpt)：

1125/60高細度テレビジョン方式に従って伝送されてくるHDTVディジタル信号のフレーム同期をとるフレーム同期装置であって、1チャネルのフレーム同期をとる複数の1チャネルフレーム同期検出回路と、前記複数の1チャネルフレーム同期検出回路の出力をうけてビットずれを検出するビットずれ検出回路と、伝送されてくるHDTVディジタル信号とビットずれ検出回路の出力結果をうけてビットずれ値を計算するビットずれ値計算回路と、前記ビットずれ値計算回路の出力をうけてビットシフトを発生させるビットシフト発生回路とを具備することを特徴とするフレーム同期装置。

IPC (3)：

H04N 5/10 ,  H04L 7/08 ,  H04N 7/00