Pat

J-GLOBAL ID：200903001404300000

静電気保護回路が内蔵された半導体装置

Inventor： 大川 和彦 ,  斎木 隆行
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 井上 一 (外2名)
Gazette classification：公開公報
Application number (International application number)：2000163022
Publication number (International publication number)：2001345422
Application date： May. 31, 2000
Publication date： Dec. 14, 2001
Summary：

【要約】【課題】 シリサイド層を通過してホットスポットに電流集中することを回避できる静電気保護回路が内蔵された半導体装置を提供すること。【解決手段】 半導体基板100上には第1の拡散領域で他のMOSトランジスタと素子分離されたサリサイドN型MOSトランジスタ110が設けられる。このMOSトランジスタ110の静電気保護回路として、そのドレインが第2の素子分離領域140により分離され、第1,第2のN型拡散領域114,150が形成されている。第2のN型拡散領域150には、コンタクト152を介してパッド170が接続される。パッド170より注入される静電気の電荷は、第1の放電経路190を主に経由して放電され、シリサイド層130を経由する第2の放電回路192は、シリサイド層130と第1の拡散領域114との接触抵抗値が、第1の拡散領域114の抵抗値よりも大きいため、放電経路としてほとんど機能しない。

Claim (excerpt)：

半導体基板と、前記半導体基板上に形成されて、第1の拡散領域を有するMOSトランジスタと、前記MOSトランジスタを前記半導体基板上の他のMOSトランジスタと素子分離する第1の素子分離領域と、前記MOSトランジスタと前記第1の素子分離領域との間に形成された第2の素子分離領域と、前記第1,第2の素子分離領域を除いて前記半導体基板表面に形成されたシリサイド層と、前記第2の素子分離領域により前記第1の拡散領域と分離された第2の拡散領域と、前記第1の拡散領域と前記シリサイド層を介して接続されたコンタクトと、を有することを特徴とする半導体装置。

IPC (5)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78

FI (3)：

H01L 27/04 H ,  H01L 27/08 102 F ,  H01L 29/78 301 K

F-Term (34)：

5F038AR02 ,  5F038BH02 ,  5F038BH06 ,  5F038BH13 ,  5F038EZ14 ,  5F038EZ20 ,  5F040DA01 ,  5F040DA23 ,  5F040DA24 ,  5F040DB03 ,  5F040DC01 ,  5F040EC13 ,  5F040EF02 ,  5F040EK05 ,  5F040FA03 ,  5F040FB01 ,  5F040FC19 ,  5F048AA02 ,  5F048AB07 ,  5F048AC03 ,  5F048BB05 ,  5F048BB08 ,  5F048BC05 ,  5F048BE03 ,  5F048BF06 ,  5F048BG12 ,  5F048CC10 ,  5F048CC16 ,  5F048CC18 ,  5F048CC19 ,  5F048DA06 ,  5F048DA08 ,  5F048DA10 ,  5F048DA13

Patent cited by the Patent：

Cited by examiner (1)

• 半導体装置
  Gazette classification：公開公報   Application number：特願平7-181288   Applicant：松下電器産業株式会社