Pat
J-GLOBAL ID：200903001415150476
レート制御回路
Inventor：
Applicant, Patent owner：
,
Agent (1)：
伊藤 進
Gazette classification：公開公報
Application number (International application number)：1993220167
Publication number (International publication number)：1995075095
Application date： Sep. 03, 1993
Publication date： Mar. 17, 1995
Summary：
【要約】【目的】ピクチャタイプ毎の符号量割当てを正確に行って全体画質を向上させる。【構成】使用符号量計算回路12は、可変長符号化回路11の出力から各ピクチャタイプ毎に使用符号量を求めて符号量予測回路101 に出力する。アクティビティ計算回路100 は入力信号のアクティビティを求めて符号量予測回路101 に出力する。このアクティビティは画像をフレーム内符号化した場合の使用符号量に略比例する。符号量予測回路101 はアクティビティ及び使用符号量を用いて、符号量割当てを行うフレームに近いフレームをフレーム内符号化した場合の符号量を予測する。符号割当て計算回路13はこの予測値を用いて符号割当て計算を行うことにより、シーンチェンジが発生した場合でも正確な割当て符号量を得る。
Claim (excerpt)：
入力画像に対する符号化方法として画面内符号化及び複数種類の画面間符号化を切換えて用いる符号化手段の出力から前記符号化方法毎に使用符号量を求める使用符号量計算手段と、前記入力画像のアクティビティを求めるアクティビティ計算手段と、前記アクティビティと前記使用符号量とを用いて、既に符号化された画像に対して実際とは異なる種類の符号化方法で符号化された場合の符号量を予測して予測使用符号量を出力する符号量予測手段と、前記使用符号量及び前記予測使用符号量を用いて前記符号化方法毎の符号量の割当てを行う符号量割当て手段とを具備したことを特徴とするレート制御回路。
IPC (2)：
Return to Previous Page
