Pat

J-GLOBAL ID：200903001444934729

半導体素子の実装装置

Inventor： 村上 秀樹
Applicant, Patent owner： 宮城沖電気株式会社 ,  沖電気工業株式会社
Agent (1)： 鈴木 敏明
Gazette classification：公開公報
Application number (International application number)：1998263336
Publication number (International publication number)：2000100837
Application date： Sep. 17, 1998
Publication date： Apr. 07, 2000
Summary：

【要約】【課題】 従来の実装装置では、半導体素子1個当たりの実装時間が大きく、処理能力が低かった。【解決手段】 第1実装機構5においてリードフレーム1に半導体素子4を順次1個ずつ仮熱圧着し、第2の実装機構bにおいて仮熱圧着された半導体素子4を一括して本熱圧着するようにした。

Claim (excerpt)：

複数の半導体素子を接着テープにより一連のリードフレームに実装する装置において、前記リードフレームを加熱する吸湿防止板と、前記リードフレームに前記半導体素子を順次1個ずつ仮熱圧着する第1実装機構と、前記リードフレームに仮熱圧着されたすべての半導体素子を一括して本熱圧着する第2実装機構と、を備えたことを特徴とする半導体素子の実装装置。

IPC (2)：

H01L 21/52 ,  H01L 21/603

FI (2)：

H01L 21/52 F ,  H01L 21/603 C

F-Term (6)：

5F047AA11 ,  5F047BA33 ,  5F047BB03 ,  5F047BB13 ,  5F047FA08 ,  5F047FA52