Pat
J-GLOBAL ID：200903001481514756
半導体集積回路
Inventor：
,
Applicant, Patent owner：
Agent (1)：
小川 勝男
Gazette classification：公開公報
Application number (International application number)：1993091067
Publication number (International publication number)：1994068685
Application date： Nov. 26, 1984
Publication date： Mar. 11, 1994
Summary：
【要約】【目的】不揮発性メモリセルの書き込み状態が浅く、しきい値が充分に高くない場合、電源電圧が高くなるとワード線の選択レベルが上記しき値より高くなり、誤ったデータの読み出しが行なわれるおそれがある。書き込み状態が浅い場合でも、広い電源電圧の範囲で正確な読み出しを行なえるセンスアンプ回路を提供することにある。【構成】再書き込み可能な不揮発性メモリのセンスアンプ回路を、データ線のレベルを検出するレベル検出部と、上記データ線のレベルに対応した電圧を発生してデータ線と電源電圧との間に接続された電流制御用トランジスタにフィードバックをかけて、データ線に流される電流をデータ線のレベルに応じて制御する帰還部とから構成し、上記レベル検出部の出力ノードには、電源電圧のレベルを検出してそれに対応した電圧を発生する電源電圧検出回路の出力電圧によって、上記検出部の出力電圧を補正する補正手段を接続する。
Claim (excerpt)：
メモリアレイと、該メモリアレイのデータ線に接続されるセンスアンプ回路とを有する再書き込み可能な不揮発性メモリを具備する半導体集積回路であって、上記センスアンプ回路は、上記データ線のレベルを検出するレベル検出部と、上記データ線のレベルに対応した電圧を発生してデータ線と電源電圧との間に接続された電流制御用トランジスタにフィードバックをかけて、データ線に流される電流をデータ線のレベルに応じて制御する帰還部とからなり、上記レベル検出部の出力ノードには、電源電圧のレベルを検出してそれに対応した電圧を発生する電源電圧検出回路の出力電圧によって、上記検出部の出力電圧を補正する補正手段が接続されてなることを特徴とする半導体集積回路。
IPC (2)：
G11C 16/06
, G06F 15/78 510
