Pat
J-GLOBAL ID：200903001557020740

イメージセンサ

Inventor：
舟木 正紀

About 舟木 正紀


Applicant, Patent owner：
日本ビクター株式会社

About 日本ビクター株式会社


Agent (1)： 松浦 兼行
Gazette classification：公開公報
Application number (International application number)：2002355788
Publication number (International publication number)：2004193675
Application date： Dec. 06, 2002
Publication date： Jul. 08, 2004
Summary：
【課題】シングル・フォトン・カウンタの回路規模は20〜100トランジスタという規模になるため、1画素は数10μm〜数100μm□といった画素サイズになってしまい、多くの画素を並べられなくなり、実用的ではない。【解決手段】画素内にカウンタを持たず、画素領域以外にカウンタ19-1〜19-3、20-1〜20-3、21-1〜21-3を配置する。それぞれのカウンタ19-1〜19-3、20-1〜20-3、21-1〜21-3は特定の画素に対応している。画素内の1ビットメモリMの情報を読み出して、その画素に対応する特定のカウンタに加算する列読み出し回路18-1〜18-3がある。このようにカウンタ19-1〜19-3、20-1〜20-3、21-1〜21-3を画素2311〜2333の外に出したので、画素2311〜2333を構成する回路数は減少する。【選択図】 図1
Claim 1：
光電変換を行う受光素子と、前記受光素子にフォトンが入射したか否かの1ビット情報を記録する1ビットメモリと、観測時間内で前記1ビット情報を前記1ビットメモリに記録するスイッチ手段と、前記1ビット情報が読み出された前記1ビットメモリをリセットするリセット手段とから構成された画素が、複数個規則的に配列された画素敷き詰め部と、 前記画素敷き詰め部の外に設けられており、前記スイッチ手段及びリセット手段を定期的に制御するコントロール回路と、 前記画素敷き詰め部の外に設けられており、前記複数個の画素内の各1ビットメモリから前記1ビット情報を順次読み出す読み出し回路と、 前記画素敷き詰め部の外に前記複数個の画素に対応して複数個設けられており、前記読み出し回路により読み出された前記1ビット情報のうち、対応して設けられた画素の1ビット情報を累積加算するカウンタと を有し、前記複数個のカウンタの加算値に基づいて映像信号を出力することを特徴とするイメージセンサ。
IPC (2)：
H04N5/30 ,  H01L27/146
FI (2)：
H04N5/30 ,  H01L27/14 A
F-Term (18)：
4M118AA01 ,  4M118AA02 ,  4M118AA10 ,  4M118AB01 ,  4M118AB05 ,  4M118BA06 ,  4M118BA14 ,  4M118BA30 ,  4M118CA02 ,  4M118CA40 ,  4M118DB09 ,  4M118FA06 ,  4M118FA38 ,  5C024AX16 ,  5C024GX03 ,  5C024HX17 ,  5C024HX28 ,  5C024HX32
Patent cited by the Patent：
Cited by applicant (7)
Show all

Return to Previous Page

TOP

BOTTOM