Pat

J-GLOBAL ID：200903001563677092

薄膜トランジスタおよびその作製方法

Inventor： 小沼 利光 ,  菅原 彰 ,  辻 隆博
Applicant, Patent owner： 株式会社半導体エネルギー研究所
Gazette classification：公開公報
Application number (International application number)：1993301173
Publication number (International publication number)：1994338612
Application date： Nov. 05, 1993
Publication date： Dec. 06, 1994
Summary：

【要約】 (修正有)【目的】 ソース、ドレインとゲイト電極がオフセット状態である薄膜トランジスタ(TFT)を作製する際に、素子の特性や歩留りを損なわずに生産する方法および、そのようなTFTの構造を提供する。【構成】 ゲイト電極15を陽極酸化可能な材料によって形成し、その上部にはマスク材16を形成する。そして、最初に比較的低い電圧によって多孔質な陽極酸化膜17をゲイト電極の側面に比較的厚く形成する。次いで、マスク材を除去して、比較的高い電圧によって、緻密な陽極酸化物18を、少なくともゲイト電極の上面に形成する。この陽極酸化物を側面および上面に有するゲイト電極部をマスクとして、不純物を半導体被膜に導入することにより、オフセット状態とすることができる。

Claim (excerpt)：

基板上に形成された活性領域上にゲイト電極を有し、該ゲイト電極の側面および上面には、ゲイト電極の材料の陽極酸化物が存在し、側面に存在する陽極酸化物の厚さは、上面のものよりも厚いことを特徴とする薄膜トランジスタ。

IPC (2)：

H01L 29/784 ,  H01L 21/336

FI (2)：

H01L 29/78 311 G ,  H01L 29/78 311 P