Pat

J-GLOBAL ID：200903001579175330

半導体装置およびその製造方法

Inventor： 上島 正弘
Applicant, Patent owner： ソニー株式会社
Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1997328835
Publication number (International publication number)：1999162984
Application date： Nov. 28, 1997
Publication date： Jun. 18, 1999
Summary：

【要約】【課題】多層配線を有する半導体装置において、配線層間のコンタクト形成に必要な、オフセット絶縁層により生じる、局所的な表面段差が低減された半導体装置およびその製造方法を提供する。【解決手段】基板11上に、アモルファスシリコン層13及びタングステンシリサイド層14からなるポリサイド配線層と、オフセット絶縁層15が形成され、ゲート電極間隔が広い周辺回路部分bのオフセット絶縁層15は選択的に除去され、上層にリフロー性の酸化膜(BPSG層18)が成膜され、高温熱処理によりBPSG層18の表面が平坦化された半導体装置およびその製造方法。

Claim (excerpt)：

同一基板上に、少なくとも1層の配線層と、前記配線層上にオフセット絶縁層が形成された第1の領域と、少なくとも1層の配線層が形成された第2の領域とを有する半導体装置において、前記第1の領域の前記オフセット絶縁層と、前記第2の領域の前記配線層の上層に、熱処理により表面が平坦化された酸化膜を有する半導体装置。

IPC (6)：

H01L 21/3205 ,  H01L 21/768 ,  H01L 27/10 481 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 29/78

FI (5)：

H01L 21/88 K ,  H01L 27/10 481 ,  H01L 21/90 J ,  H01L 27/10 681 F ,  H01L 29/78 301 N