Pat
J-GLOBAL ID：200903001638831157
電子装置
Inventor：
Applicant, Patent owner：
Agent (1)：
小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992179601
Publication number (International publication number)：1994029654
Application date： Jul. 07, 1992
Publication date： Feb. 04, 1994
Summary：
【要約】【目的】 三次元立体回路へのはんだ塗布作業の簡略化を実現する。【構成】 19は電子部品17の実装部分(チップ部品、ICなどのリードが位置する部分)に形成されるパターンである。このパターン19が形成される部分が凹部になるように金型を構成し、この金型を用いた射出成形により、成形品11をつくる。その後のパターン形成の工程では、ソルダーレジスト塗布後、めっきにより前記凹部内にはんだ16を析出させる。リフロー炉に通すとはんだ16は溶融し、電子部品17は凹部の中のみで接続される。【効果】 三次元的な形状であっても、一括してのはんだ塗布が可能であるため、作業性が向上し、またはんだ接続部が凹部になっているため電子部品17の位置決めが可能であり、電子部品のずれ、もしくははんだブリッジなどの不良を防止できる。
Claim (excerpt)：
表裏面に三次元電気回路を有し、実装される電子部品のリードが位置する部分に凹部を設け、前記凹部内にめっきによりはんだを形成したことを特徴とする電子装置。
IPC (2)：
Return to Previous Page
