Pat

J-GLOBAL ID：200903001657307248

マスクROMの製造方法

Inventor： 森川 成洋
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 西野 卓嗣
Gazette classification：公開公報
Application number (International application number)：1992307213
Publication number (International publication number)：1994163854
Application date： Nov. 17, 1992
Publication date： Jun. 10, 1994
Summary：

【要約】【目的】 ターンアラウンドタイム(TAT)を短縮したマスクROMの製造方法を提供すること。【構成】 ゲート電極としてn+ 層(14A、14B)を形成し、ゲート酸化膜(13)を介して多結晶シリコン膜(15)を形成し、ホトリソグラフィー技術によって、マトリックストランジスタのチャンネル領域となる領域上に選択的にホトレジスト膜(16)を島状に形成し、該ホトレジスト膜(16)をマスクとして多結晶シリコン膜(15)中にヒ素イオン(75As+)をイオン注入することにより、ROMコードの書き込みを行う。

Claim 1：

一導電型の半導体基板(11)の表面にゲート酸化膜(13)を形成する工程と、前記ゲート酸化膜(13)下にゲート電極となる逆導電型の拡散層(14A,14B)を形成する工程と、前記ゲート酸化膜(13)上に一導電型で低濃度不純物濃度を有する多結晶シリコン膜(15)を形成する工程と、ROMコード書き込みのために、マトリックストランジスタのチャンネル領域となる多結晶シリコン膜(15)の領域上に選択的にホトレジスト膜(16)を島状に形成し、該ホトレジスト膜(16)をマスクとして逆導電型の不純物を多結晶シリコン膜(15)中にイオン注入する工程と、前記多結晶シリコン膜(15)を選択的にドライエッチングすることによりマトリックストランジスタの逆導電型のソース拡散層(S)およびドレイン拡散層(D)を形成する工程とを有することを特徴としたマスクROMの製造方法。