Pat

J-GLOBAL ID：200903001668393510

DA変換装置

Inventor： 香高 孝之 ,  本目 光弘 ,  平野 雅三 ,  星 十郎 ,  岸井 達也 ,  森田 久仁昭
Applicant, Patent owner： ヤマハ株式会社
Agent (1)： 伊沢 敏昭
Gazette classification：公開公報
Application number (International application number)：1991280791
Publication number (International publication number)：1993067976
Application date： Oct. 01, 1991
Publication date： Mar. 19, 1993
Summary：

【要約】【目的】 オーバーサンプリング技術及びノイズシェーピング技術を利用したDA変換装置において、S/N比の向上を図り、オーバーサンプリング比を低減可能とする。【構成】 レベル検知回路22によりディジタル入力値が所定レベル以下であることを検知すると共にレベル検知回路22の検知出力に応じてシフト制御回路26及びシフト回路20によりディジタル入力値を所定量だけ増大させる。また、ローパスフィルタ18から取出されるアナログ出力をレベル検知回路22の検知出力に応じて減衰制御回路32及び減衰器30により上記所定量に対応して減衰させる。減衰制御は、ノイズシェーパ12の出力側でディジタル信号について行なうこともできる。

Claim (excerpt)：

(a)オーバーサンプリングされたマルチビットのディジタル入力をデルタシグマ変調することによりビット数の低下したディジタル信号を送出するノイズシェーパと、(b)このノイズシェーパからのディジタル信号を前記ディジタル入力に対応したアナログ出力に変換する変換手段とをそなえたDA変換装置において、(c)前記ディジタル入力の値が所定レベル以下であることを検知して検知出力を発生するレベル検知手段と、(d)このレベル検知手段からの検知出力に応じて前記ディジタル入力の値を所定量だけ増大させる入力増大手段と、(e)前記ノイズシェーパから前記変換手段に至る信号路及び前記変換手段の出力信号路のうち少なくとも一方の信号路に接続された信号制御手段であって、前記レベル検知手段からの検知出力に応じて前記アナログ出力を前記所定量に対応して減少させるべく前記少なくとも一方の信号路の信号を制御するものとを設けたことを特徴とするDA変換装置。