Pat

J-GLOBAL ID：200903001756826087

SIMD計算機

Inventor： 山崎 孝雄
Applicant, Patent owner： ソニー株式会社
Agent (1)： 小池 晃 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992330591
Publication number (International publication number)：1994176176
Application date： Dec. 10, 1992
Publication date： Jun. 24, 1994
Summary：

【要約】【構成】 アドレス信号A2,A1からアドレスデータを生成するアドレスデコーダ5と、共通のアドレスデータが供給される複数のプロセッサエレメントPEとからなり、各エレメントPEは、メモリバンク1a,1bと、1つのメモリバンクを選択するメモリバンクセレクタ7と、このセレクタ7の出力を用いて累算演算を行うALU回路2並びにレジスタ3と、ALU回路2での累算の状況に応じたコンディションフラグを保持するレジスタ4と、コンディション信号CONDに応じてアドレス信号の最下位ビットのA0とレジスタ4からのコンディションフラグとを切り換えてセレクタ7の切換制御信号とするセレクタ6とを有してなる。【効果】 回路規模を大きくすることなく、条件分岐処理を可能とする。

Claim (excerpt)：

Nビットのアドレス信号のうちのMビットをデコードしてアドレスデータを生成するアドレスデータ生成手段と、当該アドレスデータ生成手段からのアドレスデータが供給される複数のプロセッサエレメントとからなり、各プロセッサエレメントで並列的に演算処理を行うSIMD計算機であって、上記各プロセッサエレメントは、上記アドレスデータ生成手段からのアドレスデータが供給されると共に1つのアドレスデータで複数の記憶領域が指定されるメモリ手段と、上記1つのアドレスデータに応じて指定される上記複数の記憶領域のうちの1つを選択する第1の選択手段と、上記第1の選択手段で選択されたメモリ手段の記憶領域に記憶された値を用いて累算演算を行う累算手段と、上記累算手段での累算の状況に応じた情報を保持する保持手段と、所定の制御信号に応じて上記Nビットのアドレス信号のうちの上記Mビットを除くKビットの信号と上記保持手段の出力とを切り換えて上記第1の選択手段への切換制御信号とする第2の選択手段とを有してなることを特徴とするSIMD計算機。

IPC (3)：

G06F 15/80 ,  G06F 9/38 330 ,  G06F 15/16 390