Pat
J-GLOBAL ID:200903001780479029

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 宮井 暎夫
Gazette classification:公開公報
Application number (International application number):1995055297
Publication number (International publication number):1996250478
Application date: Mar. 15, 1995
Publication date: Sep. 27, 1996
Summary:
【要約】【目的】 安定した低いコンタクト抵抗を有する半導体装置の製造方法を提供する。【構成】 半導体基板11に積層した層間絶縁膜13に、半導体基板11の拡散層12へのコンタクトホール14を、レジストパターンをマスクとしてドライエッチングにより形成する第1工程と、この第1工程時に半導体基板11に形成されたダメージ層15をドライエッチングにより除去する第2工程とを含む半導体装置の製造方法であって、処理室内を1×10-3Torrより高真空度に排気した後、第2工程を行うことを特徴とする。エッチングに使用したガス元素やレジストを構成する元素が半導体基板11へ拡散侵入することを防止でき、安定して低抵抗のコンタクトを形成することができる。
Claim (excerpt):
半導体基板に積層した層間絶縁膜に、前記半導体基板の拡散層へのコンタクトホールを、レジストパターンをマスクとしてドライエッチングにより形成する第1工程と、この第1工程時に前記半導体基板に形成されたダメージ層をドライエッチングにより除去する第2工程とを含む半導体装置の製造方法であって、処理室内を1×10-3Torrより高真空度に排気した後、前記第2工程を行うことを特徴とする半導体装置の製造方法。
IPC (5):
H01L 21/3065 ,  C23F 4/00 ,  H01L 21/203 ,  H01L 21/304 341 ,  H01L 21/768
FI (8):
H01L 21/302 J ,  C23F 4/00 E ,  C23F 4/00 C ,  H01L 21/203 S ,  H01L 21/304 341 D ,  H01L 21/302 F ,  H01L 21/302 N ,  H01L 21/90 A
Patent cited by the Patent:
Cited by examiner (3)

Return to Previous Page