Pat

J-GLOBAL ID：200903001794998061

出力バッファ回路

Inventor： 竹下 浩司
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 大西 健治
Gazette classification：公開公報
Application number (International application number)：2002008779
Publication number (International publication number)：2003218685
Application date： Jan. 17, 2002
Publication date： Jul. 31, 2003
Summary：

【要約】【目的】 スルーレート制御型出力バッファ回路に関し、製造ばらつき、電源電位変動に対して、出力動作の安定性を確保することができるようにする。【構成】 本発明に係る出力バッファ回路は、クランプ回路CL1とクランプ回路CL2とを有する。クランプ回路CL1は、制御回路102が非活性の時にノードSUMPに所定の電位を供給し、制御回路102が活性化された時に供給を中止する。クランプ回路CL2は、制御回路103が非活性の時にノードSUMNに所定の電位を供給し、制御回路103が活性化された時に供給を中止する。

Claim (excerpt)：

電源電位が供給される電源電位ノードと、接地電位が供給される接地電位ノードと、データを出力する出力ノードと、前記電源電位ノードと前記出力ノードとの間に接続され、制御電極を有する第1の出力トランジスタと、前記接地電位ノードと前記出力ノードとの間に接続され、制御電極を有する第2の出力トランジスタと、第1のノードと、前記第1のノードと前記接地電位ノードとの間に接続された第1の電流源と、前記第1のノードと前記出力ノードとの間に接続された第1の容量素子と、前記第1のノードと前記第1の出力トランジスタの制御電極との間に接続され、前記第1のノードの電位に応答して前記第1の出力トランジスタの導通状態を制御する第1の制御回路と、前記第1の制御回路が非活性の時に前記第1のノードに所定の電位を供給し、前記第1の制御回路が活性化された時に前記所定の電位の供給を中止する第1のクランプ回路と、第2のノードと、前記第2のノードと前記電源電位ノードとの間に接続された第2の電流源と、前記第2のノードと前記出力ノードとの間に接続された第2の容量素子と、前記第2のノードと前記第2の出力トランジスタの制御電極との間に接続され、前記第2のノードの電位に応答して前記第2の出力トランジスタの導通状態を制御する第2の制御回路と、前記第2の制御回路が非活性の時に前記第2のノードに所定の電位を供給し、前記第2の制御回路が活性化された時に前記所定の電位の供給を中止する第2のクランプ回路とを有することを特徴とする出力バッファ回路。

F-Term (13)：

5J056AA04 ,  5J056BB38 ,  5J056BB40 ,  5J056CC00 ,  5J056CC01 ,  5J056CC12 ,  5J056DD13 ,  5J056DD29 ,  5J056DD51 ,  5J056FF07 ,  5J056FF09 ,  5J056GG09 ,  5J056KK01