Pat

J-GLOBAL ID：200903001803509796

電子回路基板の高密度実装構造

Inventor： 山下 紘治
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 渡辺 喜平
Gazette classification：公開公報
Application number (International application number)：1996139275
Publication number (International publication number)：1997321408
Application date： May. 31, 1996
Publication date： Dec. 12, 1997
Summary：

【要約】【課題】 工程が複雑であったり、信頼性に欠けていた。【解決手段】 電子部品である半導体チップ10をプリント基板20中に埋め込み、基板表面に形成する配線パターン51で同半導体チップ10の接続端子11に接続する電子回路基板の高密度実装構造であって、半導体チップ10の接続端子11にはスタッドバンプ12を形成しておいてプリント基板20に埋め込み、絶縁部材からなる絶縁層30で周囲を被覆した後、レーザで孔40を明けてスタッドバンプ12を露出させ、当該露出したスタッドバンプ12上に配線パターン51を形成して接続せしめている。

Claim (excerpt)：

電子部品を基板中に埋め込み、基板表面に形成する配線パターンで同電子部品の接続端子に接続する電子回路基板の高密度実装構造であって、上記電子部品の接続端子にはスタッドバンプを形成しておいて上記基板に埋め込み、絶縁部材で周囲を被覆した後、レーザで孔明けして上記スタッドバンプを露出させ、当該露出したスタッドバンプに上記配線パターンを形成して接続せしめることを特徴とする電子回路基板の高密度実装構造。

IPC (3)：

H05K 1/18 ,  H05K 3/00 ,  H05K 3/46

FI (4)：

H05K 1/18 Q ,  H05K 3/00 N ,  H05K 3/46 Q ,  H05K 3/46 N