Pat

J-GLOBAL ID：200903001813430667

半導体装置及びその製造方法

Inventor： 佐藤 康夫
Applicant, Patent owner： 新日本製鐵株式会社
Agent (1)： 國分 孝悦
Gazette classification：公開公報
Application number (International application number)：1992255725
Publication number (International publication number)：1994085080
Application date： Aug. 31, 1992
Publication date： Mar. 25, 1994
Summary：

【要約】【目的】 コンタクト孔を全面CVD法によりタングステンプラグで埋め込む際のローディング効果を抑制する。【構成】 下層配線3と上層配線7とのコンタクトをとるために層間絶縁膜4に形成されたコンタクト孔5をタングステンプラグ6で埋め込むに際し、このコンタクト孔5の近傍にダミーのコンタクト孔8を形成し、実コンタクトであるコンタクト孔5のチップ内分布の不均一を、ダミーコンタクトであるコンタクト孔8を設けることにより均一化する。

Claim (excerpt)：

上層配線と下層配線とが層間絶縁膜により互いに分離され、この層間絶縁膜に形成されたコンタクト孔を通じて前記上層配線と前記下層配線とが互いに接続されている半導体装置において、前記コンタクト孔の近傍位置で且つ前記半導体装置の配線を接続しない位置の前記層間絶縁膜にその表面側から穴が形成され、これらのコンタクト孔及び穴に、導電材料からなるプラグが埋め込まれていることを特徴とする半導体装置。

IPC (3)：

H01L 21/90 ,  H01L 21/28 301 ,  H01L 21/3205