Pat

J-GLOBAL ID：200903001843416871

読出し専用メモリ

Inventor： 甲田 俊
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992075028
Publication number (International publication number)：1993282891
Application date： Mar. 31, 1992
Publication date： Oct. 29, 1993
Summary：

【要約】 (修正有)【目的】 未使用領域の不良による歩留り低下を回避し、特定アドレスに対するデータ出力をフローイングに設定する読出し専用メモリを提供。【構成】 読出し用アドレスが入力されるアドレス入力バッファ1、アドレス入力バッファ1よりのアドレスを選択デコードし出力するYデコーダ2、Xデコーダ3、Xデコーダから出力されるアドレス信号を介してデータを出力するメモリセル・マトリクス4、マトリクス4から出力されるデータ信号の内から、特定データを選択出力するYセレクタ5とを備える。マトリクス4における最終アドレス値が収納される最終アドレス用ROM7と、バッファ1より入力されるアドレス値と、最終アドレス用ROM7より入力される最終アドレス値とを比較、最終アドレス値を越える場合に、所定の判定信号を出力する比較器8と、出力バッファ6に対して、予め設定の特定データを出力する制御回路9によるデータを出力。

Claim (excerpt)：

読出し用のアドレス信号が入力されるアドレス入力バッファと、前記アドレス入力バッファより出力されるアドレス信号を選択しデコードして出力するXデコーダおよびYデコーダと、前記Xデコーダより出力されるアドレス信号を介して読出しデータ信号を出力するメモリセル・マトリクスと、前記Yデコーダより出力されるアドレス信号を介して、前記メモリセル・マトリクスより出力されるデータ信号の内より、特定のデータ信号を選択して出力するYセレクタとを備え、当該Yセレクタより出力されるデータ信号を、所定の出力バッファを介して出力する読出し専用メモリにおいて、前記アドレス入力バッファより出力されるアドレス値と、前記メモリセル・マトリクスにおける最終アドレス値とを比較照合して、前記アドレス値が前記最終アドレス値を越える場合に、前記出力バッファに対し、予め設定されている特定のデータ信号を強制的に出力させるための制御信号を出力する制御手段を備えることを特徴とする読出し専用メモリ。

IPC (2)：

G11C 29/00 301 ,  G11C 17/00