Pat

J-GLOBAL ID：200903001891810778

絶縁ゲート型半導体装置の製造方法

Inventor： 石田 裕康
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 芝野 正雅
Gazette classification：公開公報
Application number (International application number)：2000351253
Publication number (International publication number)：2002158233
Application date： Nov. 17, 2000
Publication date： May. 31, 2002
Summary：

【要約】【課題】従来のパワーMOSFETではマスクを多用するためコスト削減にも限界があった。また、トレンチ開口部に広がる層間絶縁膜がソース領域の一部を覆い、ソース領域とソース電極のコンタクト面積が微小なため、オン抵抗の低減に限界があった。【解決手段】チャネル層表面の第1ソース領域に設けたボディコンタクト領域の一部に、層間絶縁膜に設けたヒ素ドープのサイドウォールからN+型不純物を拡散し、P+型領域の一部を反転させて、第1ソース領域と一体化する第2ソース領域を形成することで、ソース領域およびボディコンタクト領域をセルフアラインで形成する。さらにサイドウォールはソース領域としても活用できるのでソース電極とのコンタクト面積が増大し、オン抵抗を低減できる。

Claim (excerpt)：

一導電型の半導体基板表面に逆導電型のチャネル層を形成する工程と、前記チャネル層を貫通し前記半導体基板まで到達するトレンチを形成する工程と、前記トレンチの少なくとも前記チャネル層上にゲート絶縁膜を形成する工程と、前記トレンチに埋設される半導体材料からなるゲート電極を形成する工程と、隣接する前記トレンチの間の前記チャネル層表面に第1ソース領域を形成する工程と、少なくとも前記ゲート電極上に層間絶縁膜を形成する工程と、隣接する前記層間絶縁膜の間の前記チャネル層表面に逆導電型のボディコンタクト領域を形成する工程と、全面に一導電型不純物を含むポリシリコンを堆積後エッチバックして前記層間絶縁膜の側面にサイドウォールを形成し、前記サイドウォールの前記一導電型不純物を前記チャネル層表面に拡散して第2ソース領域を形成する工程と、前記サイドウォールおよび前記第2ソース領域にコンタクトしたソース電極を形成する工程とを具備することを特徴とする絶縁ゲート型半導体装置の製造方法。

IPC (3)：

H01L 21/336 ,  H01L 29/78 652 ,  H01L 29/78 653

FI (3)：

H01L 29/78 652 M ,  H01L 29/78 653 A ,  H01L 29/78 658 B