Pat
J-GLOBAL ID:200903001894822858

絶縁ゲート型半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 高田 守
Gazette classification:公開公報
Application number (International application number):1993180296
Publication number (International publication number):1994244429
Application date: Jul. 21, 1993
Publication date: Sep. 02, 1994
Summary:
【要約】【目的】 ゲート閾電圧を一定のまま、ラッチアップ耐量を改善する。【構成】 n+ 型ソース領域3を形成するn型不純物を導入する開口部の開口端T2は、p型半導体領域2を形成するp型不純物を導入する開口部の開口端T2よりも、チャネル形成領域CH側に所定の距離をもって後退した位置に設定される。このため、n+ 型ソース領域3は、n- ベース領域1bの上主面に沿って、p型半導体領域2におけるp型不純物濃度の等濃度面2a〜2dを突き切って、p型半導体領域2の辺縁部分EDへ張り出して形成されている。したがって、p型半導体領域2におけるp型不純物の濃度は、チャネル形成領域CHにおいては相対的に低く、n+ 型ソース領域3の直下においては相対的に高い。【効果】 ゲート閾電圧を一定のまま、ラッチアップ耐量を改善し得る。
Claim (excerpt):
下記の(a)〜(e)を備える絶縁ゲート型半導体装置。(a)下記の(a-1)〜(a-3)を備える半導体基体:(a-1)前記半導体基体の上主面に露出する、第1導電形式の第1の半導体領域;(a-2)前記第1の半導体領域の上面部分に選択的に形成され、前記半導体基体の前記上主面に選択的に露出するとともに、前記半導体基体の上主面上の所定の第1の開口部から第2導電形式の不純物を導入し、拡散することによって形成された第2導電形式の第2の半導体領域;(a-3)第1導電形式の第3の半導体領域;ただし、当該第3の半導体領域は、前記第2の半導体領域の上面部分に所定の中央エリアを隔てて選択的に形成されるとともに前記第2の半導体領域の露出面の辺縁部分から所定のチャネル形成領域を隔てて、当該第2の半導体領域の内側に形成されており、また前記第3の半導体領域は、前記半導体基体の上主面上に露出するとともに、前記半導体基体の上主面上の所定の第2の開口部から第1導電形式の不純物を導入することによって形成され、前記チャネル形成領域と当該第3の半導体領域との接合面の位置を規定する前記第2の開口部の開口端は、前記第2の半導体領域の前記辺縁部分の位置を規定する第1の開口部の開口端よりも前記チャネル形成領域側に位置している;(b)前記半導体基体の前記上主面の上に選択的に形成され、前記チャネル形成領域を覆う絶縁層;(c)前記絶縁層を介して前記チャネル形成領域に対向する制御電極層;(d)前記半導体基体の前記上主面の上に選択的に形成され、前記第2の半導体領域と前記第3の半導体領域の双方に電気的に接続され、前記制御電極層とは電気的に絶縁された第1の主電極層;(e)前記半導体基体の下主面の上に形成されて前記半導体基体と電気的に接続された第2の主電極層。
FI (2):
H01L 29/78 321 D ,  H01L 29/78 321 H
Patent cited by the Patent:
Cited by examiner (4)
  • 特開平1-231377
  • 特開昭60-186068
  • 特開昭64-010672
Show all

Return to Previous Page