Pat

J-GLOBAL ID：200903001899931116

半導体製造装置

Inventor： 齋藤 勉
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1992182059
Publication number (International publication number)：1994029259
Application date： Jul. 09, 1992
Publication date： Feb. 04, 1994
Summary：

【要約】【目的】 本発明は、半導体製造装置に関し、ダウンフロータイプのアッシング装置でレジスト等をアッシングする際、基板温度を低温にしてもアッシングレートを向上させることができ、素子特性を向上させることができる他、ドライエッチング装置でシリコン系の膜をエッチングする際、エッチングレートを低下させることなくシリコン系の膜をエッチングすることができるとともに、エッチングしてほしくないレジストマスクやゲート酸化膜等の酸化膜をエッチングされ難くすることができる半導体製造装置を提供することを目的とする。【構成】 酸素ガスが導入されるプラズマ生成室8と、該プラズマ生成室8下に配置され、ウエハ9を載置する載置台10とガス排気口11とを有するアッシング処理室12とを備えたダウンフロータイプのドライアッシングを行う半導体製造装置において、該アッシング処理室12内に酸素が排気されるのを防止する磁場を発生させる磁場発生手段1を設けるように構成する。

Claim (excerpt)：

酸素ガスが導入されるプラズマ生成室(8)と、該プラズマ生成室(8)下に配置され、ウェハ(9)を載置する載置台(10)とガス排気口(11)とを有するアッシング処理室(12)とを備えたダウンフロータイプのドライアッシングを行う半導体製造装置において、該アッシング処理室(12)内に酸素が排気されるのを防止する磁場を発生させる磁場発生手段(1)を設けることを特徴とする半導体製造装置。

IPC (2)：

H01L 21/302 ,  H01L 21/027