フリップフロップ回路

Inventor：
Applicant, Patent owner：
Agent (11)：前田弘 , 竹内宏 , 嶋田高久 , 竹内祐二 , 今江克実 , 藤田篤史 , 二宮克也 , 原田智雄 , 井関勝守 , 関啓 , 杉浦靖也
Gazette classification：公開公報
Application number (International application number)：2007038097
Publication number (International publication number)：2007143193
Application date： Feb. 19, 2007
Publication date： Jun. 07, 2007
Summary：

【課題】フリップフロップ回路の入出力端子の入力容量や駆動力が一定に保たれるようにする。【解決手段】フリップフロップ回路は、マスターラッチ部101と、スレーブラッチ部102と、データ出力選択部107とを有する。マスターラッチ部101は、トライステートインバータ111を含み、データ入力端子105は上記トライステートインバータ111に接続される。データ出力選択部107は、パスゲート117、パスゲート118、インバータ119によって構成され、上記インバータ119がデータ出力端子106に接続される。フリップフロップ回路の入力容量は、データ入力端子105が接続されるトライステートインバータ111のトランジスタのゲート容量によって定まり、駆動能力は、インバータ119の駆動能力によって定まるので、クロック信号などのタイミング信号の状態によって変化しない。【選択図】図1

Claim 1：

データ入力端子と、データ出力端子と、上記データ入力端子から入力された信号を保持するマスターラッチ部と、上記マスターラッチ部から入力された信号を保持するスレーブラッチ部と、上記マスターラッチ部から上記データ出力端子へのバイパス経路とを備えたフリップフロップ回路であって、上記スレーブラッチ部に保持されている信号に応じた信号を出力する第1の出力ドライバと、上記バイパス経路に配置され、上記マスターラッチ部に保持されている信号に応じた信号を出力する第2の出力ドライバとを更に備え、上記第1および第2の出力ドライバは物理特性が等しくなるように構成され、共に上記出力端子に接続されていることを特徴とするフリップフロップ回路。

IPC (2)：

H03K 3/037 , H03K 3/356

FI (2)：

H03K3/037 B , H03K3/356 C

F-Term (13)：

5J034AB07 , 5J034CB02 , 5J034DB02 , 5J034DB08 , 5J043AA25 , 5J043EE01 , 5J043HH02 , 5J043HH04 , 5J043JJ02 , 5J043JJ10 , 5J043KK01 , 5J043KK02 , 5J043KK06

Patent cited by the Patent：

Cited by applicant (1)

米国特許第5,656,962号明細書(Fig.5)

Cited by examiner (4)

フリップフロップおよび動作方法
Gazette classification：公開公報 Application number：特願2003-020135 Applicant：テキサスインスツルメンツインコーポレイテッド
半導体集積回路装置
Gazette classification：公開公報 Application number：特願平3-248278 Applicant：株式会社日立製作所
半導体装置
Gazette classification：公開公報 Application number：特願平3-312042 Applicant：富士通株式会社

Show all

Return to Previous Page