Pat
J-GLOBAL ID：200903001921294397
複合半導体装置の製造方法
Inventor：
,
,
,
,
,
Applicant, Patent owner：
Agent (1)：
小川 勝男
Gazette classification：公開公報
Application number (International application number)：1996062451
Publication number (International publication number)：1997260581
Application date： Mar. 19, 1996
Publication date： Oct. 03, 1997
Summary：
【要約】【課題】半導体素子を基板上に精度良く配置し、かつこの表面を平坦化して特性の揃った複合半導体装置を製造する。【解決手段】(1)ウエーハ形状の複合半導体装置用基板上に半導体素子を配列するための治具(以下、組立て治具と略す)を用いて、(2)複合半導体装置の基板上に設けた樹脂に半導体素子を埋め込んで、ウエーハの表面を平坦にし、(3)ホトリソグラフィの技術によりこのウエーハ上で素子間を接続する配線層を形成する。【効果】ウエーハの一括処理が出来るようになって大量生産による低価格化を達成できる。
Claim (excerpt)：
複数個の半導体素子を接着してなる組立て治具により、上記半導体素子を複合半導体装置用基板に樹脂により固定する工程と、樹脂によってこの表面を平坦にする工程と、上記組立て治具の基板を複合半導体装置用基板から取り外す工程を有することを特徴とした複合半導体装置の製造方法。
IPC (2)：
Return to Previous Page
