Pat
J-GLOBAL ID：200903001936555464
III-V族化合物半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
高橋 敬四郎
Gazette classification：公開公報
Application number (International application number)：1992139381
Publication number (International publication number)：1993335341
Application date： May. 29, 1992
Publication date： Dec. 17, 1993
Summary：
【要約】 (修正有)【目的】 リセス構造の電極を有するIII-V族化合物半導体装置に関し、開口形成時に生ずる面荒れを防止する有効な手段を提供する。【構成】 基板上1に、III-V族化合物半導体2,3,4、第1の絶縁膜5、Alを含む第2の絶縁膜15をこの順序で堆積し、堆積した絶縁膜に所定のパターンで前記III-V族化合物半導体表面に達する第1の開口部を形成する。第3の絶縁膜を第1の開口部を含む全面に堆積し、これを異方性エッチングして側壁絶縁膜を形成し、表面に被覆膜を有する第2の絶縁膜および側壁絶縁膜をマスクとして、表出するIII-V族化合物半導体を選択的にエッチングして第2の開口部21を形成する。第2の開口部内を含む全面に金属層10を形成し、第2の絶縁膜をエッチングストッパとして該金属層をパターニングし、第2の開口部内にリセス電極12を形成する。
Claim (excerpt)：
基板上に、III-V族化合物半導体(4)、第1の絶縁膜(5)、Alを含む第2の絶縁膜(15)をこの順序で堆積する積層工程と、該堆積した絶縁膜(5、15)に所定のパターンで前記III-V族化合物半導体(4)表面に達する第1の開口部(20)を形成する工程と、第3の絶縁膜(7)を第1の開口部(20)を含む全面に堆積し、該第3の絶縁膜(7)を異方性エッチングにより選択的にエッチングすることにより、側壁絶縁膜(8)を形成する工程と、表面に被覆膜(16、17)を有する該第2の絶縁膜(15)および該側壁絶縁膜(8)をマスクとして、表出する前記III-V族化合物半導体(4)を選択的にエッチングして第2の開口部(21)を形成する工程と、前記第2の開口部(21)内を含む全面に金属層(10)を形成する工程と、前記第2の絶縁膜(15)をエッチングストッパとして該金属層(10)をパターニングし、該第2の開口部(21)内にリセス電極(12)を形成する工程とを含むIII-V族化合物半導体装置の製造方法。
IPC (3)：
H01L 21/338
, H01L 29/812
, H01L 29/50
H01L 29/80 F
, H01L 29/80 H
