Pat

J-GLOBAL ID：200903001953984980

半導体装置およびその製造方法

Inventor： 荒井 雅利 ,  瀬川 瑞樹 ,  薮 俊樹
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 前田 弘 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997041740
Publication number (International publication number)：1998242292
Application date： Feb. 26, 1997
Publication date： Sep. 11, 1998
Summary：

【要約】【課題】 しきい値電圧あるいはゲート絶縁膜耐圧が異なる2種類以上のMISFETを備え、信頼性の高い半導体装置及びその製造方法を提供する。【解決手段】 シリコン基板1内を3つの第1〜第3MOSFET形成領域Rft11,Rft12,Rft13に区画する素子分離領域4を形成し、シリコン基板1上にゲート酸化膜2,多結晶シリコン膜3を順次形成する。次に、フォトレジスト膜Pr1,Pr2をマスクとして、領域Rft11,Rft12に燐を異なる濃度で注入する。第1,第2ゲート電極3a,3b、サイドウォール7を形成した後、砒素を各ゲート電極3a,3b及びシリコン基板1内に注入して、不純物拡散層8を形成する。各MOSFETのゲート電極3a,3b内において、内部からゲート絶縁膜に向かってキャリア濃度が減少するプロファイルが形成され、ビルトイン電位差によるゲート絶縁膜耐圧の異なる2種類のMOSFETが形成される。

Claim (excerpt)：

少なくとも一部に第1半導体領域を有する基板と、上記第1半導体領域の一部の上に形成された第1ゲート絶縁膜と、上記第1ゲート絶縁膜の上に形成され、少なくとも第1導電型の不純物を含む半導体材料により構成された第1ゲート電極と、上記第1ゲート電極の両側方に位置する上記第1半導体領域に形成された不純物拡散領域とを備え、上記第1ゲート電極内のキャリアの濃度プロファイルは、上記第1ゲート絶縁膜の耐圧が所定値以上になるように、ゲート電極内の一部位から第1ゲート絶縁膜に近づくにつれて濃度が減少する部分を有していることを特徴とする半導体装置。

IPC (4)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 21/265 ,  H01L 29/78

FI (3)：

H01L 27/08 102 C ,  H01L 21/265 604 M ,  H01L 29/78 301 G