Pat

J-GLOBAL ID：200903001982573795

FFTネットワークのチェックサム計算方法及びこれによるエラー検出回路

Inventor： 呉 忠根
Applicant, Patent owner： 三星電子株式会社
Agent (1)： 高月 猛
Gazette classification：公開公報
Application number (International application number)：1998059248
Publication number (International publication number)：1998269198
Application date： Mar. 11, 1998
Publication date： Oct. 09, 1998
Summary：

【要約】【課題】 従来方式では、FFTネットワークの全てのステージを通過してはじめてエラーが検出されるので、エラーの検出に遅れが存在する。また、エラーによるデータの損傷がネットワークを通じて累積する。【解決手段】 それぞれのステージにおける各モジュールの一対の入力端の一方に加算乗算器SB、他方に第1加算器SAを接続し、一対の出力端の一方に第2加算器SA、他方に第3加算器SCを接続し、第1加算器SAと第2加算器SAの出力を比較する第1比較器CPと、加算乗算器SB及び第3加算器SCの出力を比較する第2比較器CPとを備え、各ステージでチェックサムを計算してエラーを検出する。

Claim (excerpt)：

(N/2)×logN個のモジュールから構成されるFFTネットワークのエラー検出回路であって、それぞれのステージにおける各モジュールの一対の入力端の一方に加算乗算器、他方に第1加算器を接続し、一対の出力端の一方に第2加算器、他方に第3加算器を接続し、第1加算器と第2加算器の出力を比較する第1比較器と、加算乗算器及び第3加算器の出力を比較する第2比較器と、を備え、各ステージでチェックサムを計算してエラーを検出することを特徴とするFFTネットワークのエラー検出回路。

IPC (2)：

G06F 17/14 ,  G06F 11/10 310

FI (2)：

G06F 15/332 V ,  G06F 11/10 310 B