Pat

J-GLOBAL ID：200903002012434411

半導体集積回路及びそれのテスト方法

Inventor： 鈴木 哲也 ,  今村 正文
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 葛野 信一
Gazette classification：公開公報
Application number (International application number)：1996177645
Publication number (International publication number)：1998019989
Application date： Jul. 08, 1996
Publication date： Jan. 23, 1998
Summary：

【要約】【課題】 1出力ピンに対し1サイクルに1観測時点での測定のみしかできない超高速テスタを使用しても、一度のテストにより複数の観測時点での測定が可能な半導体集積回路及びそれのテスト方法を得る。【解決手段】 所定の信号パターンが入力された半導体集積回路1の内部回路2の出力信号線3への、1サイクルに2回以上波形変化のある出力信号を、分岐点13で分岐して分岐出力信号線3a,3bを介して出力バップァ4a,4bに入力する。それの出力信号がそれぞれ出力信号線5a,5bを介して出力ピン6a,6bに出力される。これら出力ピン6a,6bの出力信号を別々のプローブ8a,8bによってテスタ7に入力し、一度にそれぞれ異った波形レベルにおける別々の観測時点での測定を行なう。

Claim (excerpt)：

観測すべき出力波形の1サイクル中に複数の観測時点での測定が、1出力ピンに対し1サイクルに1観測時点での測定のみが可能なテスタで行なわれる半導体集積回路において、この半導体集積回路の内部回路出力を複数の出力バッファに分岐させ、それぞれの出力バッファに上記テスタで測定されるテスト用出力ピンを設けたことを特徴とする半導体集積回路。

IPC (4)：

G01R 31/28 ,  H01L 21/66 ,  H01L 27/04 ,  H01L 21/822

FI (3)：

G01R 31/28 V ,  H01L 21/66 E ,  H01L 27/04 T