Pat

J-GLOBAL ID：200903002021564867

半導体装置の製造方法

Inventor： 菅原 安浩 ,  小林 伸好 ,  岡崎 信次 ,  飯島 晋平 ,  中西 成彦 ,  金井 美鈴
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1997023479
Publication number (International publication number)：1998223856
Application date： Feb. 06, 1997
Publication date： Aug. 21, 1998
Summary：

【要約】【課題】 本発明はキャパシタの容量値を低下させることなく、キャパシタの信頼性および集積度の向上ができる半導体装置の製造方法を提供することを目的とする。【解決手段】 上記目的は、容量素子部を含むメモリまたはロジックにおいて、容量素子部の第一の電極がルテニウム(Ru)またはルテニウムオキサイド(RuO2)の何れかから成り、酸化タンタル膜を活性酸素または高圧の酸素雰囲気中の低温熱処理により結晶化することで達成することができる。【効果】 ルテニウム(Ru)またはルテニウムオキサイド(RuO2)から成る第一の電極上に形成した酸化タンタル膜を低温熱処理で結晶化できるので、配線工程との整合性が良く、且つキャパシタの信頼性を損なうことなく集積度の向上ができる効果がある。

Claim (excerpt)：

ルテニウムル(Ru)またはルテニウムオキサイド(RuO2)の何れかから成る第1の電極と、第一の電極上に酸化タンタル膜(TaO)を形成し、該酸化タンタル膜を低温で結晶化する工程を含むことを特徴とする半導体装置の製造方法。

IPC (5)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/316 ,  H01L 27/04 ,  H01L 21/822

FI (4)：

H01L 27/10 651 ,  H01L 21/316 X ,  H01L 27/04 C ,  H01L 27/10 621 Z