Pat

J-GLOBAL ID：200903002057924355

カウンタ回路

Inventor： 小嶋 秀典
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995154886
Publication number (International publication number)：1997008649
Application date： Jun. 21, 1995
Publication date： Jan. 10, 1997
Summary：

【要約】【目的】カウンタの初期値設定と同時に入力した計数パルスのカウントミスを防止でき、伝送路監視用のエラーカウンタ等に好適なカウンタ回路を提供する。【構成】クロックに同期して計数パルスをカウントする同期式カウンタ2と、前記カウンタ2への初期値ロード値を前記計数パルスの状態により切り替えるセレクタ1と、カウンタ2の最終出力をラッチするD型フリップフロップ3からなる。初期値をロードするフレームパルスと計数パルスのエラーパルスが同時に入力された場合、初期値のロードが優先するため、セレクタからLSBに“1”を送出S13して実質的に1カウントを実行させる。

Claim (excerpt)：

被計数パルスの入力端子と計数初期値のロード端子と前記計数初期値をロードする制御端子と計数値の出力端子を有するカウンタと、前記被計数パルスの状態に応じて前記計数初期値を切り換えて前記ロード端子に印加するセレクタとを有することを特徴とするカウンタ回路。

IPC (2)：

H03K 21/38 ,  H04L 1/00

FI (3)：

H03K 21/38 ,  H04L 1/00 A ,  H04L 1/00 C

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭63-144624
  
• 計数回路
  Gazette classification：公開公報   Application number：特願平6-183235   Applicant：富士通株式会社