Pat
J-GLOBAL ID：200903002127687445

プリント基板CADにおけるクリアランスチェック方法及びコンピュータプログラム

Inventor：
牧野 良二

About 牧野 良二

, 
三輪 昇平

About 三輪 昇平


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社

, 
富士通テン株式会社

About 富士通テン株式会社


Agent (1)： 久保 幸雄
Gazette classification：公開公報
Application number (International application number)：2002008643
Publication number (International publication number)：2003216680
Application date： Jan. 17, 2002
Publication date： Jul. 31, 2003
Summary：
【要約】【課題】 同一層だけでなく異層間も含めた銅箔パターン間のクロストークノイズを抑えるためのクリアランスチェック方法を提供する。【解決手段】 所定値より高い周波数の高速ディジタル信号の電流が流れる銅箔パターンを検査対象要素として抽出し(#102)、検査対象要素と同一の銅箔層において検査対象要素に近接する信号用銅箔パターン及び検査対象要素と異なる銅箔層において検査対象要素に近接する信号用銅箔パターンを近接要素として抽出し、検査対象要素と近接要素との最短距離を求め(#103)、最短距離があらかじめ定めた違反距離より小さい場合は、検査対象要素と近接要素との距離が違反距離より短い範囲に含まれる検査対象要素又は近接要素の銅箔パターンの長さを近接パターン長として求め(#105)、近接パターン長があらかじめ定めた違反長さより長い場合にクリアランス違反として検出する(#106,107)。
Claim (excerpt)：
複数の導電箔層と複数の絶縁層が交互に積層された多層プリント配線板の設計をコンピュータ支援によって行う際に、導電箔パターン間の距離をチェックする方法であって、(a)所定値より高い周波数の高速ディジタル信号の電流が流れる導電箔パターンを検査対象要素として抽出し、(b)前記検査対象要素と同一の導電箔層において前記検査対象要素に近接する信号用導電箔パターン及び前記検査対象要素と異なる導電箔層において前記検査対象要素に近接する信号用導電箔パターンを近接要素として抽出し、(c)前記検査対象要素と前記近接要素との最短距離を求め、(d)前記最短距離があらかじめ定めた違反距離より小さい場合は、前記検査対象要素と前記近接要素との距離が前記違反距離より短い範囲に含まれる前記検査対象要素又は前記近接要素の導電箔パターンの長さを近接パターン長として求め、(e)前記近接パターン長があらかじめ定めた違反長さより長い場合に設計違反として検出することを特徴とするプリント基板CADにおけるクリアランスチェック方法。
IPC (4)：
G06F 17/50 666 ,  G06F 17/50 ,  H05K 3/00 ,  H05K 3/46
FI (4)：
G06F 17/50 666 V ,  G06F 17/50 666 C ,  H05K 3/00 D ,  H05K 3/46 Z
F-Term (13)：
5B046AA08 ,  5B046BA06 ,  5B046JA01 ,  5E346AA12 ,  5E346AA15 ,  5E346AA35 ,  5E346BB02 ,  5E346BB03 ,  5E346BB04 ,  5E346BB06 ,  5E346GG12 ,  5E346GG31 ,  5E346HH01
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM